Hyrwyddiad Gwerthu Poeth Sgrin Glyfar T5L DWIN
Bydd LCMs smart COF cyfres-F yn cael eu masgynhyrchu yn fuan
Sgrin COF 4.0-modfedd
Sgrin COF 5.0-modfedd
Sgrin COF 7.0-modfedd
Modelau masgynhyrchu cyntaf
Model | Maint Sgrin (modfedd) | Datrysiad (picsel) | Pris cyfeirio (13% TAW yn gynwysedig) | Sylwadau | ||
WN | WTR | WTC | ||||
DMG32240F028_01W | 2.8 | 320*240 | 45 | 50 | \ | Ongl gwylio eang |
DMG48320F035_01W | 3.5 | 480*320 | 70 | \ | 95 | IPS.Ymddangosiad amgen ar gyfer du gwyn neu integredig.TP du integredig wedi'i lamineiddio'n llawn ar gyfer sgrin WTC. |
DMG48480F040_01W | 4.0 | 480*480 | 68 | \ | 98 | IPS.Ymddangosiad amgen ar gyfer du gwyn neu integredig.TP du integredig wedi'i lamineiddio'n llawn ar gyfer sgrin WTC. |
DMG48270F043_01W | 4.3 | 480*272 | 59 | 65 | \ | Ongl gwylio arferol |
DMG80480F043_01W | 4.3 | 480*800 | 68 | \ | 95 | IPS.Ymddangosiad amgen ar gyfer du gwyn neu integredig.TP du integredig wedi'i lamineiddio'n llawn ar gyfer sgrin WTC. |
DMG85480F050_01W | 5.0 | 480*854 | 76 | \ | 110 | IPS.Ymddangosiad amgen ar gyfer du gwyn neu integredig.TP du integredig wedi'i lamineiddio'n llawn ar gyfer sgrin WTC. |
DMG80480F070_01W | 7.0 | 800*480 | 95 | 105 | \ | Ongl gwylio arferol |
Mae sgriniau cyfres-F yn defnyddio rhyngwyneb FPC traw unedig 50Pin 0.5mm i ochr y defnyddiwr.
Mae diffiniad y rhyngwyneb fel a ganlyn.
Pin | Diffiniad | I/O | Disgrifiad |
1 | +5V | I | Mewnbwn cyflenwad pŵer, DC3.6-5.5V. |
2 | +5V | I | |
3 | GND | GND | GND |
4 | GND | GND | |
5 | GND | GND | |
6 | OC7 | I | 5 ADC mewnbwn.Cydraniad 12-did.Foltedd mewnbwn 0-3.3V. Y gyfradd samplu data sianel sengl yw 16KHz ac mae data AD1, AD3, AD5 ac AD7 yn cael eu trosglwyddo i graidd yr AO mewn amser real trwy UART3.Gellir defnyddio 4 sianel yn gyfochrog i gynyddu'r gyfradd samplu i 64KSPS.Gellir cyflawni gwerthoedd AD 64SPS 16bit trwy orsamplu. |
7 | OC6 | I | |
8 | OC5 | I | |
9 | OC3 | I | |
10 | AD1 | I | |
11 | +3.3 | O | Allbwn 3.3V, llwyth uchaf o 150mA. |
12 | SPK | O | Swniwr neu siaradwr allanol. |
13 | SD_CD | IO | Rhyngwyneb SD/SDHC. |
14 | SD_CK | O | |
15 | SD_D3 | IO | |
16 | SD_D2 | IO | |
17 | SD_D1 | IO | |
18 | SD_D0 | IO | |
19 | PWM0 | O | 2 allbwn PWM 16-did. Gellir rheoli craidd yr OS mewn amser real trwy UART3 gydag isafswm amser diweddaru o 32μs. |
20 | PWM1 | O | |
21 | t3.3 | IO | |
22 | t3.2 | IO | |
23 | P3.1/EX1 | IO | Gellir ei ddefnyddio fel mewnbwn ymyrraeth allanol 1 ar yr un pryd, ac mae'n cefnogi lefel foltedd isel neu foddau ymyrraeth ymylol. |
24 | P3.0/EX0 | IO | Gellir ei ddefnyddio fel ymyriad allanol 0 mewnbwn ar yr un pryd, ac mae'n cefnogi lefel foltedd isel neu foddau ymyrraeth ymylol. |
25 | t2.7 | IO | |
26 | t2.6 | IO | |
27 | t2.5 | IO | |
28 | t2.4 | IO | |
29 | t2.3 | IO | |
30 | P2.2 | IO | |
31 | t2.1 | IO | |
32 | t2.0 | IO | |
33 | P1.7 | IO | |
34 | t1.6 | IO | |
35 | P1.5 | IO | |
36 | P1.4 | IO | |
37 | P1.3 | IO | |
38 | P1.2 | IO | |
39 | P1.1 | IO | |
40 | t1.0 | IO | |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | I | |
45 | P0.0 | IO | |
46 | P0.1 | IO | |
47 | CAN_TX | O | CAN |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2 |
50 | UART2_RXD | I |
Mae Ateb Arddangos Rhyngwyneb HDMI o Ansawdd Uchel DWIN yn cael ei Ryddhau
Manteision datrysiad DWIN
Amser postio: Tachwedd-12-2021