Sgrin gyffwrdd COF 7 modfedd
DMG80480F070_01W (Cyfres COF)

DWIN 800 * 480P, arddangosfa COF LCD

Nodweddion:

● IPS LCD modiwl

● 7 modfedd COF LCD, cydraniad 800 * 480 picsel, lliwiau 262K, TN-TFT-LCD, ongl gwylio arferol

● Arddangosfa LCD a phroses lamineiddio ffrâm sgrîn gyffwrdd, dim ond 5.1mm o drwch, y modd heb sgrin gyffwrdd y mae trwch o ddim ond 3.5mm

● Strwythur COF.Mae cylched craidd cyfan y sgrin smart wedi'i osod ar FPC LCM, wedi'i nodweddu gan strwythur ysgafn a denau, cost isel a chynhyrchiad hawdd

● Sgrin COF LCD Ultra-denau, Ultra-ysgafn a chost isel

Anfonwch e-bost atom Taflen data Data 3D

Manyleb

Disgrifiad

Tagiau Cynnyrch

Fideo

Manyleb

Gwybodaeth ASIC

T5L0 ASIC

Datblygwyd gan DWIN.Cynhyrchu màs yn 2020,1MBytes Na Flash ar y sglodyn, lle storio newidiol 128Kbytes ar gyfer cyfnewid data gyda OS CPU Core a chof.Ailysgrifennu cylch: dros 100,000 o weithiau

Arddangos

Lliw			lliwiau 262K
Math LCD			TN, TFT LCD
Gweld Ongl			Ongl wylio arferol, gwerth nodweddiadol o 70 ° / 70 ° / 30 ° / 40 ° (L / R / U / D)
Ardal Arddangos （AA）			154.08mm (W) × 85.92mm (H)
Datrysiad			800×480
Golau cefn			LED
Disgleirdeb			DMG80480F070_01WN: 250nit
			DMG80480F070_01WTR: 200nit

Paramedrau Cyffwrdd

Math			RTP (panel cyffwrdd gwrthiannol)
Strwythur			Ffilm ITO + gwydr ITO
Modd Cyffwrdd			Cefnogi pwynt cyffwrdd a llusgo
Caledwch Arwyneb			3H
Trosglwyddiad Ysgafn			Dros 80%
Bywyd			Dotio > 1,000,000 o weithiau;Strôc > 100,000 o weithiau;150g grym, cefn ac ymlaen yn cyfrif ddwywaith

Foltedd a Chyfredol

Foltedd Pŵer			3.6 ~ 5.5V
Gweithrediad Cyfredol			VCC = +5V, Backlight ymlaen, 410mA
			VCC = +5V, Backlight i ffwrdd, 115mA

Prawf Dibynadwyedd

Tymheredd Gweithio			-10 ℃ ~ 60 ℃
Tymheredd Storio			-20 ℃ ~ 70 ℃
Lleithder Gweithio			10% ~ 90% RH, gwerth nodweddiadol o 60% RH

Rhyngwyneb

Baudrate			3150 ~ 3225600bps
Foltedd Allbwn			Allbwn 1, Iout = 8mA;3.0 ~ 3.3V
			Allbwn 0, Iout =-8mA;0~0.3V
Foltedd Mewnbwn（RXD）			Mewnbwn 1；3.3V
			Mewnbwn 0；0~0.5V
Rhyngwyneb			UART2: TTL;
			UART4: TTL; （ Dim ond ar gael ar ôl ffurfweddiad OS）
			UART5: TTL; （Dim ond ar gael ar ôl cyfluniad OS
Fformat Data			UART2: N81;
			UART4: N81/E81/O81/N82;4 dull (cyfluniad OS)
			UART5: N81/E81/O81/N82;4 dull (cyfluniad OS)
Soced			50Pin_0.5mm FPC
Fflach			8M Beit

Ymylol

PIN	Diffiniad	I/O	Disgrifiad Swyddogaethol
1	+5V	I	Cyflenwad pŵer, DC3.6-5.5V
2	+5V	I	Cyflenwad pŵer, DC3.6-5.5V
3	GND	GND	GND
4	GND	GND
5	GND	GND
6	OC7	I	5 ADC mewnbwn.Datrysiad 12-did rhag ofn y bydd cyflenwad pŵer 3.3V.0-3.3V mewnbwn foltedd.Ac eithrio AD6, anfonir y data gweddill i OS craidd trwy UART3 i mewn amser real gyda chyfradd samplu 16KHz.Gellir defnyddio AD1 ac AD5 yn paralel, a gellir defnyddio AD3 ac AD7 yn gyfochrog, sy'n hafal i ddau 32KHz samplu AD.Gellir defnyddio AD1, AD3, AD5, AD7 ochr yn ochr, sy'n yn hafal i OC samplu 64KHz;mae'r data'n cael ei grynhoi 1024 o weithiau a yna wedi'i rannu â 64 i gael gwerth AD 64Hz 16bit trwy orsamplu.
7	OC6	I
8	OC5	I
9	OC3	I
10	AD1	I
11	+3.3	O	Allbwn 3.3V, llwyth uchaf o 150mA.
12	SPK	O	MOSFET allanol i yrru swnyn neu siaradwr.Y gwrthydd 10K allanol dylid ei dynnu i lawr i'r ddaear i sicrhau bod pŵer ymlaen yn lefel isel.
13	SD_CD	IO	Rhyngwyneb SD/SDHC, Mae'r SD_CK yn cysylltu cynhwysydd 22pF i GND yn agos y rhyngwyneb cerdyn SD.
14	SD_CK	O
15	SD_D3	IO
16	SD_D2	IO
17	SD_D1	IO
18	SD_D0	IO
19	PWM0	O	2 allbwn PWM 16-did.Dylid tynnu'r gwrthydd 10K allanol i lawr i y ddaear i sicrhau bod pŵer ymlaen yn lefel isel.Gellir rheoli craidd yr AO mewn amser real trwy UART3
20	PWM1	O
21	t3.3	IO	Os ydych chi'n defnyddio RX8130 neu SD2058 I2C RTC i gysylltu â'r ddau IO, dylid cysylltu SCL â P3.2, ac SDA wedi'i gysylltu â P3.3 yn gyfochrog gyda gwrthydd 10K tynnu hyd at 3.3V.
22	t3.2	IO
23	P3.1/EX1	IO	Gellir ei ddefnyddio fel ymyrraeth allanol 1 mewnbwn ar yr un pryd, a yn cefnogi lefel foltedd isel neu foddau ymyrraeth ymyl llusgo.
24	P3.0/EX0	IO	Gellir ei ddefnyddio fel ymyrraeth allanol 0 mewnbwn ar yr un pryd, a yn cefnogi lefel foltedd isel neu foddau ymyrraeth ymyl llusgo.
25	t2.7	IO	rhyngwyneb IO
26	t2.6	IO	rhyngwyneb IO
27	t2.5	IO	rhyngwyneb IO
28	t2.4	IO	rhyngwyneb IO
29	t2.3	IO	rhyngwyneb IO
30	P2.2	IO	rhyngwyneb IO
31	t2.1	IO	rhyngwyneb IO
32	t2.0	IO	rhyngwyneb IO
33	P1.7	IO	rhyngwyneb IO
34	t1.6	IO	rhyngwyneb IO
35	P1.5	IO	rhyngwyneb IO
36	P1.4	IO	rhyngwyneb IO
37	P1.3	IO	rhyngwyneb IO
38	P1.2	IO	rhyngwyneb IO
39	P1.1	IO	rhyngwyneb IO
40	t1.0	IO	rhyngwyneb IO
41	UART4_TXD	O	UART4
42	UART4_RXD	I	UART4
43	UART5_TXD	O	UART5
44	UART5_RXD	I	UART5
45	P0.0	IO	rhyngwyneb IO
46	P0.1	IO	rhyngwyneb IO
47	CAN_TX	O	CAN rhyngwyneb
48	CAN_RX	I	CAN rhyngwyneb
49	UART2_TXD	O	UART2 （ porthladd cyfresol UART2 o graidd yr AO)
50	UART2_RXD	I	UART2 （ porthladd cyfresol UART2 o graidd yr AO)